本周一(5月25日)华为在国际顶级学术会议上正式发表半导体「韬(τ)定律」，提出用「时间缩微」替代 「几何缩微」，提议不再硬把电晶体越做越小，而是希望让晶片上的信号跑得越来越快，希望由已往应用六十多年的「摩尔定律」“缩房子”模式发展中国倡议的「韬(τ)定律」“修高速〞模式。

「韬(τ)定律」 的“韬”是希腊字母τ（tau）的音译。在物理学和电路理论中，τ代表时间常数，即信号从一种状态切换到另一种状态所需的时间。τ越小，电路切换就越快。华为今次提出的「韬(τ)定律」，是希望想替代1965年由英特尔联合创始人戈登·摩尔提出的「摩尔定律」，当年摩尔认为晶片上的电晶体数量大约每两年翻一倍，背后逻辑是通过不断缩小电晶体尺寸，在同样面积中集成更多晶体管，从而推动性能提升、成本下降。

在「摩尔定律」下，晶片从微米级一路缩小至3纳米、2纳米。但当电晶体小到只有几十个原子宽时，物理极限令到电流越来越难控制，功耗散热成为问题。更重要是兴建一条3纳米生产线需要近200亿美元，高成本投入令到电晶体成本难以再下降，全球能跟进的厂家只剩两、三家。

华为今次提出的「韬(τ)定律」，换了个思路方向，不再硬要把元件做小，而是全力让信号跑得更快。华为用了一个生动比喻：假设大家把晶片想像成一座城市，摩尔定律的做法是把居民的房子越建越小好塞进更多人，结果路越修越窄；「韬(τ)定律」思路是不缩小房子，而是重新规划城市道路，拉直主干道、取消绕路、修建立交桥，让车跑得更顺。实现这一目标的核心技术叫作「逻辑折叠」，因为传统晶片的电路布局是建基于二维平面，信号在平面上左冲右突，很多时间花在了走线上。「韬(τ)定律」的逻辑折叠本质是把电路布局从“一层楼”扩展到“多层楼”，把原本需要长距离横向走线的关键路径“摺起来＂纵向叠放，大幅缩短信号传播的物理距离。简单来说，摩尔定律是讲求“硬体”尺寸，“韬(τ)定律”是要求“巧干”效率。

半导体业界指，从物理学角度来看，很多理论都可以推论出来，但关键在于能否实现商业化。正如大家都在一片土地上盖平房，难道没有人思考过盖高楼吗？关键在于设备和材料能否配合？

华为表示，「韬(τ)定律」并非停留在理论阶段。在过去6年，华为基于这定律，已成功设计和量产了381款晶片，覆盖千百种行业的需求。今年秋季面世的‘麒麟晶片2026’，更是逻辑折叠技术的首次成功实施，展望未来，预计到2031年，基于「韬(τ)定律」的高端晶片电晶体密度将达到1.4纳米制程的同等水准。

编写、报道：劳家乐